

УДК 004.713, 004.27

Р. Б. ДУНЕЦЬ, А.С.ШПІЦЕР

Національний університет «Львівська політехніка», Україна

## ОРГАНІЗАЦІЯ КОМУТАЦІЇ ПАКЕТІВ У ОДНОМУ ВУЗЛІ МЕРЕЖІ НА КРИСТАЛІ З МАТРИЧНОЮ ТОПОЛОГІЄЮ

*Запропоновано структуру комутаційного елемента вузла мережі на кристалі з матричною топологією, що забезпечує одночасну комутацію до  $n$  яти пакетів. Комутаційний елемент, який має  $n$  ять портів, побудований на базі мультиплексорів та демультимплексорів, що утворюють повнозв'язну топологію зв'язків між ними. Розроблено алгоритми керування роботою мультиплексорів та демультимплексорів у процесі комутації пакетів, а також відповідні схеми керування, що є однаковими для кожного із портів комутуючого елемента.*

**Ключові слова:** мережі на кристалі, комутаційні середовища, комутаційні елементи, системи на кристалі, пакети даних, матрична топологія.

### Вступ. Постановка проблеми

Одним із напрямків підвищення ефективності комп'ютерних систем на кристалі (СНК) є їх реалізація як мереж на кристалі (МНК). Це обумовлено тим, що обмін інформацією між вузлами мережі (процесорами, пам'яттю, ядрами (IP-core) та іншими функціональними елементами) відбувається шляхом передачі пакетів даних, а не шляхом комутації ліній зв'язків. У цьому випадку функціональні елементи МНК звільняються від процесу переміщення пакетів від одного вузла до іншого, оскільки він виконується комутаційним середовищем, а за цей час функціональні елементи можуть виконувати наступні заплановані програмою роботи операції, що в результаті й приводить до підвищення ефективності комп'ютерних систем загалом. Основна проблема, яка постає в цьому випадку, – це побудова високоефективних комутаційних середовищ, що забезпечують мінімальну затримку передачі пакетів у мережі. Її розв'язують шляхом вибору оптимальних топологій мереж, вдосконаленням алгоритмів маршрутизації пакетів даних, підвищення швидкодії елементної бази комутаційних середовищ, мінімізації обсягів буферної пам'яті, а також шляхом ефективної організації комутації пакетів даних у самих комутуючих елементах, якому й присвячена дана робота.

### 1. Огляд літературних джерел

Серед мереж на кристалі виразно виділяються ті, у яких є багаторівневі комутаційні середовища [1-4]. Їх особливість полягає в тому, що функціональні елементи можуть під'єднуватися не лише до

зовнішніх комутаційних елементів, що розташовані по периметру комутаційного середовища, але й до внутрішніх комутаційних елементів. До багаторівневих комутаційних середовищ належать, наприклад, матричні, тор, ILLIAC IV тощо. Треба зокрема зазначити, що комутаційні середовища з матричною топологією є базовими для всіх інших, що утворюються шляхом введення додаткових зв'язків між зовнішніми комутаційними елементами [4].

Ефективність роботи МНК значною мірою залежить від застосованих методів комутації пакетів даних. У роботі [5] наведено ефективні алгоритми комутації пакетів даних в мережах з матричною топологією, в яких враховуються не лише особливості таких мереж, а й стан сусідніх комутуючих елементів для вибору подальшого маршруту передачі пакету, а також стани комутуючих елементів по ходу альтернативних маршрутів. Проте, передбачалося, що керування роботою власне комутуючими елементами проводиться самим функціональним елементами, що до них підключений, а, відтак, неефективно витрачається час роботи функціональних елементів.

### 2. Задачі дослідження

- розробити структуру комутуючого елемента, робота якого керується лише пакетами даних;
- побудувати алгоритм комутації пакетів даних у одному комутуючому елементі.

### 3. Базова структура комутуючого елемента

На рис. 1 наведена базова структура комутуючого елемента, яка реалізується на базі мультиплек-




Рис. 1. Базова структура комутуючого елемента

сорів та демультимплексорів, що утворюють повнозв'язну топологію зв'язків між ними [4]. Тут передбачається, що передача та приймання пакетів між комутуючими елементами мережі проводиться окремими каналами – 1-3, що підключаються до сусідніх комутуючих елементів, та каналу ФЕ, що підключається до функціонального елемента (ядра) даного вузла.

Демультимплексори служать для вибору маршруту для передачі пакетів даних, що поступають на їх входи, що є одночасно входами комутаційних елементів, а мультимплексори служать для передачі пакетів даних на виходи комутаційних елементів.

Для реалізації комутування пакетів необхідно керувати роботою мультимплексорів та демультимплексорів шляхом подачі на їх адресні входи (на рис. 1 не показано) відповідних двійкових кодів. Формування цих кодів й присвячена дана робота.

Оскільки матрична мережа на кристалі має фіксоване число вузлів, а точніше комутуючих елементів, то всі вони нумеруються парю цифр  $i,j$  у середині кружків – умовних позначень комутуючих елементів так, як це показано на рис. 2. Зовні кружків

наведено номери входів-виходів комутуючих елементів. Пакети даних у цій мережі можуть переміщуватися через комутуючі елементи по горизонталі та вертикалі.




Рис. 2. Система нумерації комутуючих елементів

#### 4. Схема керування роботою демультимплексора

На рис. 3 наведено схему керування каналним демультимплексором.




Рис. 3. Схема керування каналним демультимплексором

Тут передбачається, що пакети даних, які поступають на вхід із сусідніх комутаційних елементів, записуються у буферну пам'ять BWP, обсяг якої рівний обсягу пакету даних. З буферної пам'яті BWP пакет даних поступає на вхід демультимплексора DMX<sub>k</sub>. З цієї пам'яті окремо виводиться адреса  $i_l, j_l$  функціонального елемента мережі, якому направляється даний пакет. Ця адреса міститься у заголовку пакету даних. Так як мережа на кристалі має фіксовану кількість елементів, то у заголовку пакету не потрібно записувати адресу відправника.

Для керування роботою демультимплексора DMX<sub>k</sub> формується планувальником Scheduler код  $A_{Dk}$ . Оскільки дана схема повинна бути однаковою для всіх демультимплексорів, то на вхід планувальника Scheduler подається фіксований код  $k$  ( $k=0,1,2,3$ ) номеру каналу, до якого підключений даний демультимплексор. Також на вхід планувальника Scheduler подається фіксований код  $i, j$  номеру даного комутаційного елемента у мережі. Для оцінки того, чи є в даний момент часу канал, на який направляється пакет даних, зайнятий або вільний, на вхід планувальника Scheduler подаються сигнали  $f_0, f_1, f_2, f_3$ , одиничні стани яких відповідають зайнятому стану.

Формування коду  $A_{Dk}$  планувальником Scheduler проводиться по-різному у трьох можливих ситуаціях.

Перша ситуація відповідає випадку, коли адреса отримувача пакету даних співпадає з номером комутаційного елемента мережі й цей пакет повинен отримати даний функціональний елемент, тобто коли  $i_l=i$  та  $j_l=j$ . Тоді планувальник Scheduler формує код згідно виразу:

$$A_{Dk} = (k+0) \bmod 4. \quad (1)$$

Якщо при цьому сигнал  $f_{(k+0) \bmod 4}$  має значення нуль, то проводиться передача пакету з буферної пам'яті BWP у буферну пам'ять BWP<sub>(k+0) mod 4</sub> входу мультимплексора MUX функціонального елемента. Якщо сигнал  $f_{(k+0) \bmod 4}$  має значення одиниці, то передача пакету затримується до моменту, коли це значення не стане нулю.

Друга ситуація відповідає випадку, коли лише  $i_l=i$  або  $j_l=j$ . Тоді планувальник Scheduler формує код згідно виразу:

$$A_{Dk} = (k+2) \bmod 4. \quad (2)$$

Передача пакету даних у відповідну буферну пам'ять BWP мультимплексора MUX<sub>(k+2) mod 4</sub> вихідного каналу комутаційного елемента буде проводитися лише тоді, коли сигнал  $f_{(k+2) \bmod 4}$  буде мати нульове значення.

Треба зазначити, що в цих двох ситуаціях вибору альтернативних шляхів передачі пакету нема.

Третя ситуація відповідає випадку, коли коди  $i_l, j_l$  та  $i, j$  не співпадають. Тоді планувальник Scheduler формує код згідно виразів:

$$K = \begin{cases} k_1, & \\ k_1 = 0 & ; \end{cases} \quad (3)$$

$$A_{Dk} = K + f_K; \quad (4)$$

де  $k_0$  – молодший розряд коду  $k$ ,

$k_1$  – старший розряд коду  $k$ .

Тут передбачається, що із двох можливих каналів передачі пакету даних, пріоритет надається каналу по осі  $i$ . Якщо цей канал є зайнятий, тобто  $f_k=1$ , то вибирається канал по осі  $j$ . Якщо ж  $i$  цей канал зайнятий, тобто  $f_{k+1}=1$ , то проводиться очікування передачі пакету до тих пір, поки не звільниться одних із них.

Схема керування демультимплексором функціонального елемента (рис. 4) дещо відрізняється від схеми керування каналним демультимплексором, а саме планувальнику Scheduler при формуванні адресного коду  $A_{DFU}$  не потрібно враховувати номер каналу  $k$ . Це викликано тим, що пакет даних або приймається даним функціональним елементом, так як він є кінцевим

отримувачем пакету, або пакет передається від даного іншому функціональному елементу через один із каналів. Планувальник Scheduler формує код  $A_{DFU}$  згідно виразу:

$$A_{DFU} = \begin{cases} 0 + f_0, & \text{якщо } i_1 < i, \\ 2 + f_2, & \text{якщо } i_1 > i. \end{cases} \quad (5)$$




Рис. 4. Схема керування демультиплексором функціонального елемента

Тут передбачається, що із двох можливих каналів передачі пакету даних, пріоритет надається каналу по осі  $i$ . Якщо цей канал є зайнятий, тобто  $f_0=1$  або  $f_2=1$ , то вибирається канал по осі  $j$ . Якщо ж  $i$  цей канал зайнятий, тобто  $f_1=1$  або  $f_3=1$ , то проводиться очікування передачі пакету до тих пір, поки не звільниться одних із них.

## 5. Схема керування роботою мультиплексора

Керування роботою мультиплексора є простішим за керування роботою демультиплексора, оскільки тут не потрібно визначати маршрут подальшої передачі пакету даних, а потрібно його лише направити на вихід комутуючого елемента мережі (рис. 5).

Планувальник Scheduler по черзі опитує сигнали  $f_0, \dots, f_3$ . Якщо в даний момент часу, наприклад, значення сигналу  $f_2$  має нульовий стан, що свідчить про наявність пакету даних у буферній пам'яті  $BPM_2$ . Далі планувальник аналізує стан сигналу  $R$  готовності каналу прийняти пакет даних. Якщо канал готовий, то планувальник формує код адреси мультиплексора  $A_{DFU}=2$ , а якщо ні, то проходить очікування готовності каналу. Після цього планува-

льник опитує стан наступного сигналу  $f_3$  й цикл роботи повторюється. Робота планувальника Scheduler проводиться під дією сигналів тактових імпульсів CLK.




Рис. 5. Схема керування мультиплексором

## Висновки

Розроблена структура комутаційного елемента вузла мережі на кристалі з матричною топологією забезпечує одночасну комутацію до п'яти пакетів даних. Особливістю комутаційного елемента є те, що схеми керування мультиплексорами та демультиплексорами кожного каналу є однаковими, що є особливо актуальним при створенні топології кристалу мережі.

Крім того, апаратна реалізація комутаційного елемента забезпечує максимальну швидкодію з визначення маршруту передачі пакетів даних у мережі на кристалі.

## Література

1. Gebali, F. *Networks-on-Chip: Theory and Practice [Text]* / F. Gebali, H. Elmiligi, M. Watheq El-Kharashi. – Boca Raton (USA): CRC Press / Taylor and Francis Group LLC, 2009. – 307 p.
2. Chrysostomos, N. *Network-on-Chip Architectures. A Holistic Design Exploration [Text]* / N. Chrysostomos, N. Vijaykrishnan, R. Chita // *Lecture Notes in Electrical Engineering. - Hardcover.* – 2010. – Vol. 45. – 223 p.
3. *Performance Evaluation and Design Trade-Offs for Network-on-Chip Interconnect Architectures [Text]* / P. P. Pande, C. Grecu, M. Jones, A. Ivanov, R. Saleh // *IEEE TRANSACTIONS ON COMPUTERS.* – 2005. – Vol. 54, № 8. – P. 1025-1040.

4. Дунець, Р. Б. Підхід до класифікації комутаційних середовищ мереж на кристалі [Текст] / Р.Б. Дунець // Комп'ютерні системи та мережі. Вісн. НУ "Львівська політехніка". – № 806. – Львів, 2014. – С. 57-61.

5. Spitzer, A. Method of switching packets in networks on chip with matrix topology [Text] / A. Spitzer, R. Dunets. // Journal of Information, Control and Management Systems. – 2012. – Vol. 10, №.1. – P. 105-111.

### References

1. Gebali, F., Elmiligi, H., Watheq, El-Kharashi M. *Networks-on-Chip: Theory and Practice*. Boca Raton, USA, CRC Press. Taylor and Francis Group LLC, 2009. 307 p.

2. Chrysostomos, N., Vijaykrishnan, N., Chita, R. Network-on-Chip Architectures. A Holistic Design

Exploration. *Lecture Notes in Electrical Engineering – Hardcover*, vol. 45, 2010. 223 p.

3. Pande, P. P., Grecu, C., Jones, M., Ivanov, A., Saleh, R. Performance Evaluation and Design Trade-Offs for Network-on-Chip Interconnect Architectures. *IEEE TRANSACTIONS ON COMPUTERS*, 2005, vol. 54, no. 8, pp.1025-1040.

4. Dunets', R. B. Pidkhid do klasyfikatsiyi komutatsiynykh seredovyshch merezh na krystali [Approach to classification of communication environments for networks on chip] *Komp'yuterni systemy ta merezhi, Visn. NU "L'vivs'ka politekhnika"*, 2014, no. 806, pp. 57-61.

5. Spitzer, A., Dunets, R. Method of switching packets in networks on chip with matrix topology. *Journal of Information, Control and Management Systems*, 2012, vol. 10, no. 1, pp. 105-111.

*Поступила в редакцію 11.03.2016, рассмотрена на редколлегии 14.04.2016*

### ОРГАНИЗАЦИЯ КОМУТАЦИИ ПАКЕТОВ В ОДНОМ ВУЗЛЕ СЕТИ НА КРИСТАЛЕ С МАТРИЧНОЙ ТОПОЛОГИЕЙ

*Р. Б. Дунець, А. С. Шпицер*

Предложена структура коммутационного элемента узла сети на кристалле с матричной топологией, что обеспечивает одновременную коммутацию до пяти пакетов. Коммутационный элемент, который имеет пять портов, построенный на базе мультиплексоров и демультимплексоров, образующие полностью связную топологию связей между ними. Разработаны алгоритмы управления работой мультиплексоров и демультимплексоров в процессе коммутации пакетов, а также соответствующие схемы управления, одинаковы для каждого из портов коммутирующего элемента.

**Ключевые слова:** сети на кристалле, коммутационные среды, коммутационные элементы, системы на кристалле, пакеты данных, матричная топология.

### ORGANIZATION OF SWITCHING PACKETS IN ONE NETWORK NODE ON A CHIP WITH MATRIX TOPOLOGY

*R. B. Dunets, A. S. Spitzer*

The structure of the switching element node network with crystal matrix topology that provides simultaneous switching of five packages. Switching element that has five ports, built on the base of multiplexers and demultiplexers, forming a fully connected topology of connections between them. The algorithms operate the multiplexers and demultiplexers in the packet, and the corresponding control circuit, which is the same for each port switching elements.

**Key words:** network on chip, switching environment, switching elements, systems on a chip, data packets, matrix topology.

**Дунець Роман Богданович** – д-р техн. наук, проф., зав. кафедри спеціалізованих комп'ютерних систем (СКС) Національного університету «Львівська політехніка», e-mail: roman.b.dunets@lpnu.ua.

**Шпицер Андрій Стефанович** – канд. техн. наук, асистент кафедри СКС Національного університету «Львівська політехніка», e-mail: andriispitzer@gmail.com.

**Dunets Roman Bohdanovych** – Dr. Sc. in Engineering, Prof., Head of Dep. of Specialized Computer Systems, Lviv Polytechnic National University, Lviv, Ukraine, e-mail: roman.b.dunets@lpnu.ua.

**Spitzer Andriy Stefanovych** – Candidate of Technical Science, Assistant, of Dep. of Specialized Computer Systems, Lviv Polytechnic National University, Lviv, Ukraine, e-mail: andriispitzer@gmail.com.