

УДК 681.513

МОХАМАД АЛИ, О.Ф. МИХАЛЬ

Харьковский национальный университет радиоэлектроники, Украина

ПЕРСПЕКТИВЫ РЕАЛИЗАЦИИ ЛОКАЛЬНО-ПАРАЛЛЕЛЬНЫХ ВЫЧИСЛЕНИЙ НА МНОГОЯДЕРНЫХ ПРОЦЕССОРАХ

Локально-параллельная обработка информации, при которой обеспечивается эффективная реализация нечётко-логических вычислений на процессорах общего назначения, допускает более широкий круг приложений и приобретает специфические черты при реализации на однокристальных многоядерных процессорах. Анализ тенденций развития процессорной техники и вероятных структурных изменений многоядерных процессоров позволяет прогнозировать перспективность расширенного использования локально-параллельных методов обработки.

локально-параллельная обработка информации, нечёткая логика, многоядерные процессоры.

Введение

Гарантоспособность, как концепция разработки надёжных и безопасных систем из ненадёжных компонентов, в плане постановки задачи выглядела бы малообещающей, если бы не реальный апробированный прототип: *живые системы*. Отдельные белковые соединения имеют малую устойчивость и критичны к условиям внешней среды. Тем не менее, иерархические гиперструктуры, образованные упорядоченными белковыми образованиями, собранными из них клеточными структурами и образованными из них живыми организмами – демонстрируют долговременное устойчивое функционирование и приспособляемость к изменениям условий внешней среды в широких диапазонах параметров. При этом по *эксплуатационным характеристикам* (ЭХ) они значительно превосходят менее сложные технические системы, разработанные человеком. Важнейшими элементами обеспечения высоких ЭХ живых систем, являются многоуровневость (иерархичность) при *параллельной организации* каждого из уровней.

Иерархичность и параллельность

Созидательная деятельность человека представляет собой единый процесс расширения возможностей че-

ловека и совершенствования выполняемых им функций. Всё, разработанное человеком, – его окружение, от примитивных орудий труда до средств телекоммуникации и *вычислительных устройств* (ВУ), – может рассматриваться как улучшения тех или иных ЭХ человека. Поэтому всякая разработка нового технического решения соизмеряется человеком с его собственными возможностями. В этом смысле *обобщённой антропоморфности* человеческой деятельности: неизменная направленность на разработку человеческого окружения, максимально приспособленного к реализации актуальных потребностей в плане улучшения ЭХ человека. В частности, в отношении характеристик надёжности – антропоморфной в указанном смысле является концепция гарантоспособности в целом: мотивация, направленность развития и пути реализации.

В полном соответствии с принципом обобщённой антропоморфности и в рамках концепции гарантоспособности происходит развитие в укрупнённом масштабе техники ВУ в целом. При разработке ВУ любого назначения прототипом всегда (явно или неявно) является человеческий мозг. Вычисления, как специальный вид обработки информации, первоначально были реализованы в человеческом мозгу. Позднее при повышении требований к производительности и надёжности появилась потребность в ВУ для автомати-

зации вычислительных процессов. Последующее развитие ВУ есть взаимосвязанные и взаимно стимулируемые процессы повышения производительности и надёжности. В структурном отношении развитие и аппаратной, и программной частей ВУ подвержено тем же тенденциям, которые успешно реализованы в прототипе гарантоспособных систем – в живых системах. Этими тенденциями являются иерархичность с распараллеливанием структур на каждом из уровней.

Локальная параллельность

Принцип *локально-параллельной* (ЛП) обработки информации иллюстрируется следующим вычислительным примером. Пусть имеется n выражений $c_i = a_i + b_i$; $i = 1, 2, \dots, n$. Значения a_i и b_i заданы. Требуется найти значения c_i . На ВУ с одноядерным процессором данная задача разрешима за $4n$ шагов: по каждому из выражений загрузить a_i , загрузить b_i , произвести суммирование, выгрузить результат c_i . Если a_i и b_i положительные и имеют ограниченное число разрядов, исходные данные могут быть представлены в виде:

$$B = b_1 \oplus 0 \oplus b_2 \oplus 0 \oplus \dots \oplus 0 \oplus b_i \oplus 0 \oplus \dots \oplus 0 \oplus b_n \quad (1)$$

Здесь символом \oplus обозначена конкатенация. Разделительные нули применены для переноса избыточного разряда при суммировании. Ситуация существенно зависит от форматов, изначально определённых для чисел a_i и b_i : числа могут иметь лидирующие нули в старших разрядах, при этом разделительные нули в (1) не нужны. Если разрядность процессора позволяет, то каждое из чисел A и B помещается целиком в один регистр, а результат $C = A+B$ может быть интерпретирован аналогично (1), как конкатенация, в которой сегменты - числа c_i - соответствуют по формату a_i и b_i . Таким образом, набор значений c_i получен за 4 шага.

В данном примере n -кратный выигрыш достигнут без учёта операций конкатенации-деконкатенации, окаймляющих вычислительный блок и предназначенных для формирования A и B и извлечения результа-

тов c_i из C . Если в реальном случае вычислительный блок более сложный и включает более значительный набор разнообразных операций, выполняемых над наборами данных без промежуточных конкатенации-деконкатенации, – выигрыш в производительности может быть значительным. При этом выигрыш растёт с ростом разрядности процессора и (или) с «загрублением» системы – снижением точности представления данных за счёт сокращения размеров конкатенируемых сегментов. Оба указанных направления в соответствующей интерпретации - не лишены смысла.

Рост разрядности процессоров является долговременной устойчивой тенденцией развития процессорной техники. Разрядность регистра процессора это объём непосредственно адресуемой оперативной памяти. В конечном счёте им определяется предельно допустимая размерность задач, которые могут быть разрешены на данном ВУ за приемлемое время. Развитие техники ВУ стимулирует появление новых вычислительных задач, которые в свою очередь стимулируют рост требований к техническим характеристикам вновь разрабатываемых ВУ. Данная петля обратной связи исправно функционирует уже полвека и нет видимых причин отхода от данной парадигмы.

Снижение точности представления данных до приемлемых пределов – допустимо и целесообразно, в частности, в системах, базирующихся на использовании экспертных знаний. Носителями исходных (первоначальных) экспертных знаний являются люди. В связи с этим должен приниматься во внимание известный из психологии факт: человек может устойчиво различать лишь малое число объектов – от 5 до 7 шт. При работе с большим числом объектов различение идёт с разделением на подуровни: предъявляемые объекты сначала группируются в блоки по 5-7 шт., затем последовательно осуществляется обработка блоков. Для кодирования одного из реально различаемых экспертом состояний требуется до 3 бит информации. Использование более высокой раз-

рядности может предполагать округление, сглаживание, То есть, возможно, искажение исходных экспертных знаний.

Локально-параллельная обработка нечёткой информации

Теория нечётких множеств (ТНМ) Лотфи Заде изначально была разработана для антропоморфного представления информации. Базовое понятие ТНМ – *функция принадлежности* (ФП) – по определению всегда положительна и принимает ограниченные значения: $\mu \subseteq [0, 1]$. Масштабированием и дискретизацией можно перейти к малоразрядным целочисленным значениям ФП, которые можно интерпретировать как экспертные оценки рассматриваемых объектов. Малоразрядные значения ФП могут быть конкатенированы аналогично (1), но без разделительных нулей. Над полученными сборками значений ФП – *регистровыми представлениями* (РгП) – могут быть определены операции, в том числе ТНМ-операции. Из нечётких ЛП операций и связующих ЛП преобразований могут быть составлены вычислительные блоки без промежуточных конкатенаций-деконкатенаций. Блоки могут быть достаточно крупными и функционально завершёнными. Так в [1] описана ЛП реализация системы регулирования по Мамдани-Заде. Преимуществом построения подобной системы, помимо повышенного быстродействия, обусловленного ЛП-обработкой, является базируемость на изначальных (не сглаженных) экспертных знаниях.

Другое приложение для ЛП-обработки – сортировка данных. Эта классическая задача, хорошо разработанная для ВУ последовательного типа, приобретает новые очертания с применением параллельной обработки. В случае ЛП, скорость выполнения сортировки возрастает пропорционально числу конкатенированных сегментов [2], вследствие чего сортировка может быть использована в случаях быстрого принятия оперативных решений. применительно к системам массового обслуживания, наряду с дисциплинами выборки

заданий из очередей FIFO и FILO, получает право на существование очередь с заданиями, очередность (важность, актуальность, срочность) выполнения которых изменяется в процессе нахождения заданий в очереди. Приложением для подобных систем является, в частности, будущий Интернет: распределённая система хранения информации с децентрализованным управлением и мультиагентной обработкой.

Многоядерные процессоры

ЛП-обработка выигрышна по времени по сравнению с последовательной обработкой. Выигрышность возрастает с ростом разрядности процессора: всякий раз с удвоением разрядности регистра процессора удваивается число сегментов в РгП и, таким образом, удваивается объём информации, обрабатываемой параллельно. В настоящее время разрядность процессоров общего назначения возросла до 64 бит. Имеются так же специализированные графические процессоры, применяемые, в частности, в игровых приставках, имеющие разрядность 128 и 256 бит. Одновременно тактовая частота ядра процессора достигла гигагерцевого диапазона. Далее, по-видимому, конъюнктура рынка процессоров складывается так, что конкурентоспособный рост производительности ВУ не обеспечивается ростом разрядности регистров процессора. Для основной массы задач общего назначения разрядность 64 бита является достаточной для представления данных, а аппаратное ЛП-представление данных (дальнейшее развитие ММХ-технологии), по видимому, не обеспечивается существующими инженерными решениями в гигагерцевом диапазоне. Подобная задача, разумеется, является не тривиальной: речь идёт о микроминиатюризации в области СВЧ, где помимо чисто схемных решений существенны так же и конфигурационные факторы. Вместе с тем процессорная техника должна развиваться и характеристики должны наращиваться, поскольку развёрнуто и профинансировано несколько конкурирующих организационных структур, занимающихся разработкой и производством про-

цессоров. В сложившейся ситуации, по-видимому, оптимальным по сложной группе критериев «капиталовложения – сроки разработки – выигрыш в производительности» является курс на создание многоядерных однокристальных процессоров, впервые (преждевременно) реализованный специалистами фирмы Digital Equipment Corporation ещё в 1992 г. в виде 64-разрядного RISC процессора DEC-Alpha. Перспективность однокристальной многоядерности состоит в том, что каждое из ядер может быть высокочастотным, а взаимодействие между ядрами реализуется на более низких частотах через кэш-память 2-го, 3-го и т.д. уровня. Уровни образуют иерархию по вложенности, объёмам памяти и убыванию рабочих частот. Могут так же реализовываться различные иерархии дисциплин по автономному или совместному использованию различных уровней кэш-памяти. Представляется достаточно вероятным, что прогресс по числу ядер будет сопровождаться прогрессом по организации многоуровневой кэш-памяти, направленным на повышение рабочих частот и усиление обобществления памяти для всё более эффективного взаимодействия между отдельными ядрами. Такой путь развития по существу эквивалентен обычному накоплению инженерного опыта при разработке процессорных систем в части освоения СВЧ-диапазона.

В рамках описанного (возможно, ограниченного) понимания перспектив развития процессорной техники, сегодняшние многоядерные однокристальные процессоры предстают как промежуточный этап перед полностью СВЧ-частотными процессорами с большой разрядностью регистров и реконфигурируемостью по числу ядер. В самом деле: n -ядерный однокристальный процессор с разрядностью каждого ядра m может быть эквивалентен nm -разрядному одноядерному про-

цессору, если обеспечена связь (передача данных) на тактовой частоте ядер между старшим разрядом i -го и младшим разрядом $(i+1)$ -го ядер. В этом случае регистры отдельных ядер процессора конкатенированы в гиперрегистры виртуального единого гиперядра.

С учётом сказанного, ЛП-обработка малоразрядной информации перспективна как направление развития ВУ. Работы по поиску эффективных ЛП-алгоритмов целесообразны в плане более широкого охвата различных областей применения. Особый интерес могут представить исследования по оценке эффективности ЛП-алгоритмов при реализации их на многоядерных однокристальных процессорах общего назначения.

Литература

1. Михаль О.Ф., Руденко О.Г. Принципы организации систем нечеткого регулирования на однородных локально-параллельных алгоритмах // Управляющие системы и машины. – 2001. – № 3. – С. 3-10.
2. Михаль О.Ф. Моделирование распределенных информационно-управляющих систем средствами локально-параллельных алгоритмов обработки нечеткой информации // Проблемы бионики. Всеукраинский межведомственный научно-технический сборник. – Х.: ХНУРЭ. – 2001. – Вып. 54. – С. 28-34.

Поступила в редакцию 18.01.2008

Рецензент: канд. техн. наук, проф. К.К. Фурманов, Национальный аэрокосмический университет им. Н.Е. Жуковского «ХАИ», Харьков.